引言
随着移动消费型电子产品对于小型化，功能集成以及大存储空间的要求的进一步提升，元器件的小型化高密度封装形式也越来越多，如多模块封装(MCM)，系统封装(SiP)，倒装晶片等应用得越来越多。而元件堆叠装配(PoP, Package on Package)技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。对于3G手机PoP无疑是一个值得考虑的优选方案。
勿庸置否，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键。相关的组装设备和工艺也更具先进性与高灵活性。元器件堆叠装配(Package on Package)技术必须经受这一新的挑战。
元器件堆叠装配技术市场情况及其推动力
当前半导体封装发展的趋势是越来越多的向高频、多芯片模块(MCM)，系统集成(SiP)封装，堆叠封装(PiP, PoP)发展，从而传统的装配等级越来越模糊，出现了半导体装配与传统电路板装配间的集成，如倒装晶片(Flip Chip)直接在终端产品装配。半导体装配设备中的特征功能开始出现在多功能精细间距贴片机上，同时具有较高的精度，又有助焊剂应用的功能。可以说，元件堆叠技术是在业已成熟的倒装晶片装配技术上发展起来的。
自2003年前元件堆叠技术大部分还只是应用在闪存及一些移动记忆卡中，2004年开始出现了移动电话的逻辑运算单元和存储单元之间的堆叠装配。 在此财政年度内整个堆叠技术市场的平均增长率达60%。 预计到2009年增长率达21%，其中移动电话对于堆叠装配技术的应用将占整个技术市场的17%, 3G手机，MPEG4将大量采用此技术。
底部元件和顶部元件组装后的空间关系
PoP装配的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话，那么会有应力的存在，而这对于可靠性和装配良率来讲是致命的影响。概括起来其空间关系有以下这些需要我们关注：
PoP的SMT工艺流程
典型的SMT 工艺流程:
1. 非PoP面元件组装(印刷、贴片、回流和检查)
2. PoP面锡膏印刷
3. 底部元件和其它器件贴装
4. 顶部元件蘸取助焊剂或锡膏
5. 顶部元件贴装
6. 回流焊接及检测
顶层CSP元件这时需要特殊工艺来装配了，由于锡膏印刷已经不可能，除非使用特殊印刷钢网(多余设备和成本,工艺复杂), 将顶层元件浸蘸助焊剂或锡膏后以低压力放置在底部CSP上。
贴装过程如图
板基准点辨识
---定位基准点或焊垫
拾取元件
---华夫盘, 真空盘, 送料器
元件辨识
---根据元件焊球辨识
局部基准点辩识
----底部元件背面的基准点
蘸取助焊剂
元件贴装
----吸嘴选择 vs 硅材
PoP装配工艺的关注点
1. 顶部元件助焊剂或锡膏量的控制
助焊剂或锡膏的厚度需要根据元件焊球尺寸来确定，保证适当的而且稳定均匀的厚度，使最小的焊球也能在浸蘸过程中蘸上适量的助焊剂或锡膏。需要考虑优先选择低残留免清洗助焊剂或锡膏，如果需要底部填充工艺的话，必须考虑助焊剂/锡膏与阻焊膜及底部填充材料的兼容性问题。
顶部元件浸蘸助焊剂还是锡膏，会有不同的考虑：浸蘸锡膏可以一定程度的补偿元件的翘曲变形，同时焊接完后元件离板高度(Standoff)稍高，对于可靠性有一定的帮助，但浸蘸锡膏会加剧元件焊球本来存在的大小差异,可能导致焊点开路。
总结
元件堆叠装配虽然与成熟的倒装晶片工艺相似，但这一工艺仍然面临一些挑战。 环球仪器引用了已受认证的倒装片技术上的专长，向业界提供市场上最佳的 PoP 装配解决方案。 目前在该领域已有许多设备应用于 3G 移动电话和视觉图形处理模块制作，以实现CSP器件的堆叠贴放和同时对多器件进行助焊剂浸蘸。 设备特点：更快的速度， 4个或7个轴可以同时蘸取助焊剂或锡膏；更高的贴装精度， 精度可达9 micron@ 3 sigma，并且可以底部元件顶面的局部基准点来矫正上层元件；可以处理很广泛的助焊剂和锡膏；助焊剂或锡膏应用单元更简单、易操作、易控制、易清洁；蘸取工艺可以精确控制， 膜厚控制精确稳定， 工艺灵活可控。 结合其在美国和上海先进SMT实验室的工艺技术力量，为业界提供优异的整体解决方案。 |
